fpga 文章進(jìn)入 fpga技術(shù)社區

FPGA是什么 —— 它的工作原理及其用途

FPGA是什么？現場(chǎng)可編程門(mén)陣列（Field Programmable Gate Array，簡(jiǎn)稱(chēng) FPGA）是一種集成電路（IC），可以開(kāi)發(fā)定制邏輯，用于快速原型設計和最終系統設計。FPGA與其他定制或半定制的集成電路不同，其自身的靈活性使其可以通過(guò)下載軟件進(jìn)行編程和重新編程，適應所設計的大型系統不斷變化的需求。FPGA非常適合當今各類(lèi)快速發(fā)展的應用，如網(wǎng)絡(luò )邊緣計算、人工智能（AI）、系統安全、5G、工廠(chǎng)自動(dòng)化和機器人技術(shù)。為什么使用FPGA而不是其他類(lèi)型的集成電路？FPGA的主要優(yōu)勢在于其可編程架構，
關(guān)鍵字： FPGA

網(wǎng)絡(luò )安全宣傳月：與萊迪思一起應對不斷變化的網(wǎng)絡(luò )安全環(huán)境

隨著(zhù)全球互連程度加以及對數字技術(shù)依賴(lài)性的增加，網(wǎng)絡(luò )犯罪也日益猖獗。事實(shí)上，據《福布斯》報道，2023年的數據泄露事件比2021年增加了72%，而2021年就已經(jīng)創(chuàng )下紀錄。隨著(zhù)網(wǎng)絡(luò )威脅變得越來(lái)越復雜和頻繁，企業(yè)必須采取積極主動(dòng)的方法來(lái)保護其系統、數據和運營(yíng)。其中一種方法包括實(shí)施網(wǎng)絡(luò )彈性：抵御攻擊、響應威脅和從攻擊中恢復的能力，從而實(shí)現持續的保護和最小程度的中斷。每年十月是CISA.gov（網(wǎng)絡(luò )安全和基礎設施安全局）推出的網(wǎng)絡(luò )安全宣傳月，旨在促進(jìn)網(wǎng)絡(luò )彈性文化的發(fā)展。在萊迪思，我們常年致力于幫助我們的客戶(hù)和合作
關(guān)鍵字：網(wǎng)絡(luò )安全萊迪思 FPGA

英特爾傳將出售Altera少數股權換現金

英特爾（Intel）傳向多家私募股權與投資人詢(xún)問(wèn)，有意出售Altera部分股權，以尋求從中換得數十億美元的現金，而Altera為英特爾在2015年以167億美元收購的子公司，曾被看作是英特爾重要的核心業(yè)務(wù)之一。英特爾不斷尋求做出重大改變，如今將想法動(dòng)到2015年以167億美元收購的邏輯芯片設計廠(chǎng)Altera，傳將出售Altera部分股權換現金，并期望Altera估值能達170億美元來(lái)交易。Altera年初開(kāi)始獨立運營(yíng)，預計2025年1月1日前完成分離，而英特爾執行長(cháng)基辛格（Pat Gelsinger）上個(gè)
關(guān)鍵字：英特爾 Altera FPGA

在米爾電子MPSOC實(shí)現12G SDI視頻采集H.265壓縮SGMII萬(wàn)兆以太網(wǎng)推流

4K視頻為何越來(lái)越糊？SGMII與HEVC如何重拾高碼流體驗
關(guān)鍵字： MPSOC FPGA 7A100T 雙芯核心板雙芯開(kāi)發(fā)板 ZU4EV

將ASIC IP核移植到FPGA上——如何測試IP核的功能和考慮純電路以外的其他因素

本系列文章從數字芯片設計項目技術(shù)總監的角度出發(fā)，介紹了如何將芯片的產(chǎn)品定義與設計和驗證規劃進(jìn)行結合，詳細講述了在FPGA上使用IP核來(lái)開(kāi)發(fā)ASIC原型項目時(shí)，必須認真考慮的一些問(wèn)題。文章從介紹使用預先定制功能即IP核的必要性開(kāi)始，通過(guò)闡述開(kāi)發(fā)ASIC原型設計時(shí)需要考慮到的IP 核相關(guān)因素，用八個(gè)重要主題詳細分享了利用ASIC IP來(lái)在FPGA上開(kāi)發(fā)原型驗證系統設計時(shí)需要考量的因素。在上篇文章中，我們分享了第五到第六主題，介紹了我們如何確保在FPGA上實(shí)現所需的性能和在時(shí)鐘方面必須加以考量的因素有哪些。本篇
關(guān)鍵字： 202409 ASIC IP核 FPGA SmartDV

從邊緣到云，Altera以可擴展產(chǎn)品組合加快FPGA創(chuàng )新

近期，英特爾子公司Altera推出了一系列FPGA軟、硬件和開(kāi)發(fā)工具，使其可編程解決方案更易應用于廣泛的用例和市場(chǎng)。Altera在年度開(kāi)發(fā)者大會(huì )上公布了下一代能效與成本優(yōu)化的Agilex? 3 FPGA情況，并宣布針對Agilex 5 FPGA提供新的開(kāi)發(fā)套件和軟件支持。?“通過(guò)與生態(tài)系統和分銷(xiāo)合作伙伴保持緊密的合作，Altera將持續提供基于FPGA的解決方案，為創(chuàng )新者提供易于設計和部署的前沿可編程技術(shù)。通過(guò)此次新品發(fā)布，我們將繼續利用可編程技術(shù)塑造未來(lái)，幫助客戶(hù)在數據中心、通信基礎設施、汽車(chē)
關(guān)鍵字： Altera FPGA

NMPSM3軟處理器

NMPSM3概述在UCSC擴展學(xué)院上了第一門(mén)FPGA課后，我對這些設備為普通人提供的功能感到驚訝，我決定更深入地研究它們。我最終意識到我有足夠的邏輯設計知識，可以構建自己的簡(jiǎn)單處理器。在了解了KCPSM（nanoblaze）之后，我開(kāi)始構建自己的處理器，并將其稱(chēng)為NMPSM（Nick Mikstas可編程狀態(tài)機）。我花了三遍迭代才能制作出功能全面的處理器，因此命名為NMPSM3。即使NMPSM3受到nanoblaze IO方案的啟發(fā)，其內部結構也完全不同。NMPSM3是具有四個(gè)獨立中斷和一個(gè)復位的16位處
關(guān)鍵字： NMPSM3 FPGA Verilog

用FPGA實(shí)現各種數字濾波器

FPGA濾波器實(shí)施概述本篇部分內容來(lái)自網(wǎng)站FPGA濾波器實(shí)現的一些項目，源于一位在校學(xué)生的學(xué)習和設計- 了解并在FPGA上實(shí)現幾種類(lèi)型的數字濾波器器，設計的所有濾波器均為15階濾波器，并使用16位定點(diǎn)數學(xué)運算，該學(xué)生有一篇PPT可供參考：FPGA濾波器實(shí)現研究項目期間創(chuàng )建的Verilog源文件如下。FIR濾波器FIR濾波器是四個(gè)濾波器中最簡(jiǎn)單、最快的，它利用了預加器的對稱(chēng)性，而且使用加法器樹(shù)來(lái)最小化組合路徑延遲。FIR_Filter.v`define FILT_LENGTH 16&nb
關(guān)鍵字： FPGA 濾波器 Verilog

AMD面向ADAS和數字座艙推出尺寸小成本優(yōu)化的車(chē)規級FPGA

在汽車(chē)傳感器和數字座艙中，尺寸更小的芯片器件正越來(lái)越盛行。根據咨詢(xún)機構 Yole Intelligence 的數據，高級駕駛輔助系統（ ADAS ）攝像頭市場(chǎng)規模在 2023 年估計為 20 億美元，預計到 2029 年將達到 27 億美元。為了滿(mǎn)足這些市場(chǎng)需求，AMD 推出了 AMD 汽車(chē)車(chē)規級（ XA ）系列的最新成員：Artix? UltraScale+? XA AU7P。這款成本優(yōu)化的 FPGA 符合車(chē)規標準，并針對 ADAS 傳感器應用和車(chē)載信息娛樂(lè )系統（ IVI ）進(jìn)行了優(yōu)化。新款 Art
關(guān)鍵字： AMD ADAS 數字座艙車(chē)規級 FPGA Artix

FPGA讓嵌入式設備安全成為現實(shí)

談及嵌入式設備，安全性一直是人們關(guān)注的一大話(huà)題。然而目前為止，人們的注意力都放在了錯誤的方向上。不安全的網(wǎng)絡(luò )邊緣計算和物聯(lián)網(wǎng)設備已經(jīng)證明，最薄弱（且經(jīng)常被忽視）的環(huán)節往往導致重大的安全漏洞。慶幸的是，設計師現在可以采用一些重要的新方案確保將硬件可信根、集成加密、固件彈性等關(guān)鍵功能融入到各種互連設備的設計中。秘訣是什么？FPGA。具體而言，全新低功耗FPGA解決方案，如萊迪思MachXO5D-NX?系列芯片，搭配萊迪思Propel?和萊迪思Sentry?軟件解決方案，可以幫助設備和系統設計人員以經(jīng)濟高效、低
關(guān)鍵字： FPGA 嵌入式設備安全萊迪思

將ASIC IP核移植到FPGA上——如何確保性能與時(shí)序以完成充滿(mǎn)挑戰的任務(wù)！

本系列文章從數字芯片設計項目技術(shù)總監的角度出發(fā)，介紹了如何將芯片的產(chǎn)品定義與設計和驗證規劃進(jìn)行結合，詳細講述了在FPGA上使用IP核來(lái)開(kāi)發(fā)ASIC原型項目時(shí)，必須認真考慮的一些問(wèn)題。文章從介紹使用預先定制功能即IP核的必要性開(kāi)始，通過(guò)闡述開(kāi)發(fā)ASIC原型設計時(shí)需要考慮到的IP核相關(guān)因素，用八個(gè)重要主題詳細分享了利用ASIC IP來(lái)在FPGA上開(kāi)發(fā)原型驗證系統設計時(shí)需要考量的因素。在上篇文章中，我們分享了第二到第四主題，介紹了使用FPGA進(jìn)行原型設計時(shí)需要立即想到哪些基本概念、在將專(zhuān)為ASIC技術(shù)而設計的I
關(guān)鍵字： ASIC IP FPGA SmartDV

嵌入式FPGA（eFPGA）為SoC帶來(lái)了新的靈活性

引言隨著(zhù)嵌入式系統的不斷發(fā)展，設計師面臨著(zhù)越來(lái)越多的挑戰。功能性和連接性增加了集成的復雜性，尤其是在設計系統級芯片（SoC）時(shí)，通常很難提供最佳的邏輯架構來(lái)管理系統。本文將探討嵌入式FPGA（eFPGA）的結構，并探討如何在保持最大靈活性的同時(shí)，實(shí)現硅資源的最佳優(yōu)化。高級SoC設計取代板級系統我們正進(jìn)入一個(gè)將許多傳統PCB上的IC合并到單一單片IC或芯片組作為SoC的時(shí)代。如果IC設計團隊未能加入正確的功能，或者在設計部分發(fā)現了漏洞，他們可能會(huì )錯失市場(chǎng)機會(huì )或時(shí)間節點(diǎn)。傳統上，FPGA常用于原型設計、在PC
關(guān)鍵字： FPGA

萊迪思Avant-X：捍衛數字前沿

現場(chǎng)可編程門(mén)陣列（FPGA）在當今的眾多技術(shù)中發(fā)揮著(zhù)重要作用。從航空航天和國防到消費電子產(chǎn)品，再到關(guān)鍵基礎設施和汽車(chē)行業(yè)，FPGA在我們生活中不斷普及。與此同時(shí)對FPGA器件的威脅也在不斷增長(cháng)。想要開(kāi)發(fā)在FPGA上運行（固件）的IP需要花費大量資源，受這些FPGA保護的技術(shù)也是如此。這使得FPGA成為IP盜竊或破壞的潛在目標。防止IP盜竊、客戶(hù)數據泄露和系統整體完整性所需的安全功能已經(jīng)不可或缺。它們是許多FPGA應用的基礎，在某些地區有相應法律要求（例如，歐盟的GDPR、美國的HIPAA、英國的2018年
關(guān)鍵字：萊迪思 Avant-X FPGA

【實(shí)戰】一個(gè)Buck電路設計的完整過(guò)程

設計需求：硬十開(kāi)發(fā)的一塊基于安路EG4X20BG256的FPGA板卡。該系統應用于一個(gè)USB傳輸，可以進(jìn)行多通道ADC數據采集的項目。整體框圖如下：實(shí)物如下：1、Buck控制器選型電源框圖制作過(guò)程，可以參考前期文檔：硬件總體設計之 “專(zhuān)題分析”我們可以看到在電源樹(shù)中，分別需要實(shí)現：5V→3.3V@2A5V→1.2V@2A5V→2.5V@2A此處我們選型的Buck電源控制器（集成Mosfet）是杰華特的JW5359從Datasheet我們可以看到：1、輸入電壓范圍滿(mǎn)足要求4.5V~18V2、輸出電流可以達到
關(guān)鍵字：電路設計 FPGA BUCK電路

將ASIC IP核移植到FPGA上——更新概念并推動(dòng)改變以完成充滿(mǎn)挑戰的任務(wù)!

本系列文章從數字芯片設計項目技術(shù)總監的角度出發(fā)，介紹了如何將芯片的產(chǎn)品定義與設計和驗證規劃進(jìn)行結合，詳細講述了在FPGA上使用IP核來(lái)開(kāi)發(fā)ASIC原型項目時(shí)，必須認真考慮的一些問(wèn)題。文章從介紹使用預先定制功能即IP核的必要性開(kāi)始，通過(guò)闡述開(kāi)發(fā)ASIC原型設計時(shí)需要考慮到的IP核相關(guān)因素，用八個(gè)重要主題詳細分享了利用ASIC所用IP來(lái)在FPGA上開(kāi)發(fā)原型驗證系統設計時(shí)需要考量的因素。在上篇文章中，我們介紹了將ASIC IP移植到FPGA原型平臺上的必要性，并對原型設計中各種考量因素進(jìn)行了總體概述，分析開(kāi)發(fā)A
關(guān)鍵字： ASIC IP FPGA SmartDV